芯动科技 DDR 混合信号 IP, DDR3/4/LPDDR3/4/4X COMBO PHY 为 IC 设计提供一站式物理接口解决方案。该 IP 兼容 JEDEC 标准,支持所有市场上的 DDR3/4/LPDDR3/4/4X SDRAM 组件。针对低功耗和高速应用进行优化,备稳健的时序特性和较小的硅片面积。它 DDR PHY 组件包含DDR 专用高性能 I/O、关键时序同步模块 (TSM) 和具有可编程精细粒度控制的低功耗、低抖动 DLL,以支持上述 DDR 设备接口。,
芯动科技的所有 PHY 都预先组装了 .lib、LEF 和 GDS 文件,便于与任何现有 SoC 设计集成。DDR 总线宽度可以从 8 位扩展到 72 位或更多。 我们很乐意为客户预先组装每个 PHY,使集成变得更加简单。
DDR IP 解决方案包括 DDR 控制器和 PHY,支持 DDR3/4/LPDDR3/4/4X。PHY 支持可配置的时序和驱动强度参数,能够与各种 SDRAM 接口兼容,灵活性极高。同时,支持高级命令功能,显著提高 SDRAM 运行效率。