芯动科技2023高端集成电路IP技术研讨会·北京站成功举办

芯动科技资深营销经理韩辉表示，在变化莫测的高科技市场中，高端芯片投资大、风险高，设计企业需要选择量产经验丰富、贴近客户需求、定制能力强且能兜底风险的IP提供商，帮助产品实现强竞争力和持久生命力。芯动科技作为一站式IP赋能型领军企业，深耕高速接口17年，始终秉持着“客户的成功就是我们的成功”理念，与SoC企业紧密合作，提供高速接口IP的完整硬核解决方案和多种定制化合作模式。基于十多年先进工艺定制经验和全球供应链能力，芯动科技形成了涵盖体系架构、总线/内核拼接、IP集成/SoC集成能力，从IP到验证、从设计到量产、从芯片到系统的全套芯片定制量产服务，以IP全栈能力和芯片定制为客户最终产品赋能，合作模式灵活，可真正做到全流程加速和风险兜底，一站式帮助客户解决问题。

▲芯动科技VP/技术总监高专分享

芯动科技VP/技术总监高专则详细介绍了芯动核心产品——高速接口IP“三件套”，包括高端DDR系列、兼容UCIe标准的Innolink™ Chiplet系列、高速SerDes系列，全面覆盖各大代工厂55nm到5nm工艺节点，可根据用户的应用场景提供差异化定制方案，在全球范围内均已大规模商用落地。芯动全系列高端DDR IP解决方案，包括GDDR6/6X、HBM3/2e、LPDDR5/5X/4/4X、DDR5/4等，全面支持JEDEC各标准，均包含物理层和控制器IP，提供高带宽、高性能、低功耗的一站式交钥匙方案，在全球范围内实现了对DDR接口技术的最全覆盖。芯动多标准高速SerDes支持28/32 & 56/64Gbps以内的各种串口协议，如PCIe6/5、PCIe4/3/2、USB4/3.x、SATA3.1/SAS2.0、XAUI/RXAUI、SGMII/HISGMII、QSGMII、RapidIO、JESD204B/C、CEI SR/MR/LR 25/56G+等，具有低功耗、低成本、零风险、快速响应、易于集成等特点，下一代ADC DSP based 112G PAM-4SerDes也在全力研发中并择时推出。芯动Innolink™ Chiplet IP支持硅基板、有机物基板和PCB板三种互连模式，提供物理层方案以及PHY & Controller打包方案，还提供封装设计、可靠性验证、信号完整性分析、DFT、热仿真、测试方案等全栈式服务，已经开发和迭代3年多的Innolink™ B/C技术还与去年发布的UCIe国际标准基本一致，该方案已在芯动自研“风华1号”GPU以及多个第三方客户的智能处理SoC中成功实现商用量产。

▲知存科技COO兼研发副总裁殷积磊分享

知存科技COO兼研发副总裁殷积磊分享了存算一体芯片的发展和落地应用。存算一体是一种新型计算架构，核心是将存储和计算融合在一起，突破冯·诺依曼架构瓶颈，减少数据来回搬运的过程，实现计算能效数量级提升，在人工智能、云计算、边缘计算等领域应用前景广阔。知存科技拥有业内领先的存算一体技术，具备多种适合存内计算的非易失性存储器工艺研发经验，构建了WTIN Mapper编译器、工具链、存内计算电路设计、多核运算等完善的存算一体开发生态。基于自研MemCore技术，知存科技针对端侧AI计算市场打造了全球首颗存内计算SoC芯片，具备大算力、高能效、低功耗、多应用等优势，AI算力相较于可穿戴设备现有芯片有数十倍到百倍的提升。

▲创飞芯科技工艺总监贾宬分享

创飞芯科技工艺总监贾宬深入介绍了公司明星产品——与标准CMOS工艺完全兼容的嵌入式OTP IP核。在100%CMOS工艺兼容、完全定制设计、OTP核面积更小、超高可靠性、卓越性能五大核心优势的加持下，OTP IP核已在不同世代CMOS逻辑/高压工艺验证 (0.18/0.16/0.13/0.11um及90/65/55/40/28/22/12/7nm)，可在无需增加工艺步骤及光刻掩模版数量，无需开发专用工艺或器件条件下，直接应用于其它类似CMOS工艺例如混合模式、射频、 模拟、高压、CMOS图像传感器和嵌入式Flash或EEPROM存储器工艺，是公司最为核心和体现技术实力的产品之一。